디지털 집적회로 설계(digital integrated circuit design) 프로그램

디지털 집적회로(Digital IC) 설계를 위해서 여러 프로그램들이 사용되고 있습니다. 많은 회사와 많은 프로그램들이 있죠. 아직 배우는 단계라서 여러 프로그램들 중에서 각 단계별 하나씩만 사용하고 있습니다. 제가 느끼기에는 익숙해지면 별반 차이가 없지 않을까 생각합니다. 아직 실력이 모자라서 미세한 차이들을 잘 몰라서 그럴 수도 있습니다. 그리고 이쪽 계열 소프트웨어들은 유닉스(UNIX)나 리눅스(LINUX)에서만 사용할 수 있습니다. (배워야 할게 많죠 TT)

 

RTL (Register Transfer Level) 시뮬레이션 프로그램

: 디지털 회로를 Verilog 또는 VHDL언어로 코딩 후 시뮬레이션 하고 확인

VCS(Synopsys), Modelsim(Mentor), NCVerilog(Cadence)

 

 

Synthesis(합성) 프로그램

: 코딩 완료된 소스를 구현 가능한 Gate Level로 변경

Design Compiler(Synopsys), RTL Complier(Cadence)

 

 

PNR (Place and Route) 프로그램

: 합성 후 생성된 Gate 셀을 배치 및 연결

IC compiler(Synopsys), Astro(Synopsys), Soc Encounter(Cadence)

 

기본적으로 각 단계별로 하나씩 골라서 사용하면 코드 작성 부터 레이아웃까지 완료시킬 수 있습니다.

이 외에도 도움을 주는 프로그램들이 있습니다.

 

로직 비교 프로그램 : Formality (Synopsys)

Sign-off 프로그램 : Primetime (Synopsys)

 

Formality는 RTL 작성 코드와 합성된 코드와 똑같은 로직인지 확인하거나 PNR 후 로직과 비교합니다.

Primetime은 실제 칩을 만들기 전에 마지막으로 여러 검증을 합니다.

 

여기 소개된 프로그램 외에 도움을 주는 여러 프로그램들이 있습니다. 필요에 따라서 배워서 사용해야 겠지요.

 

디지털 집적회로 프로그램은 Synopsys사가 거의 점령 한듯 합니다. 하지만, 각 단계별로 성능이 우수한 프로그램은 있는 것 같습니다. 같은 회사 소프트웨어로 설계하는 것이 단계간의 연계성이 좋지만, 각기 다른 회사 프로그램을 사용 하더라도 표준 포멧이 있어서 각 단계별로 더 맘에 드는 프로그램으로 설계 가능합니다. 아날로그 쪽은 cadence사가 점령하고 있어서 Mixed(아날로그 + 디지털) 설계시는 cadence쪽 프로그램들이 편할 수도 있습니다.

 

저는 Synopsys 계열로 VCS -> Design Compiler -> IC Compiler -> Primetime 테크를 타 봤는데, VCS 빼고는 명령어들이 거의 비슷해서 배우기는 편하더군요. Design Compiler 공부해 보면, IC Compiler, Primetime도 같은 형식이라서 배우기 편하다는 얘기입니다. 저는 공부용으로 조금씩만 맛만 봐서 그렇지만, 보통은 Front-end(코딩 시뮬레이션, 합성) 엔지니어와 Back-end(PNR)엔지니어가 따로 있습니다. 그 만큼 각 단계별로 전문가가 되는 것은 쉽지 않습니다.

 

그리고, 프로그램 가격들이 수천만원 ~ 억단위에서 놀기 때문에, 보통 개인은 구매하기 힘들어서 IDEC이나 ITSOC등의 지원단체의 도움을 받아야 사용해 볼수 있습니다. 아니면, 무료 소프트웨어들을 사용하면 되지만 추천하지 않습니다.